В США показали метод монолитных 3D-чипов с выходом до 100%
Исследователи из Иллинойсского университета в Урбане-Шампейне сообщили о способе собирать многослойные кремниевые микросхемы прямо друг над другом без высокотемпературной обработки, которая обычно разрушает уже готовые нижние слои. В лабораторном образце они получили трехслойный стек с выходом годных чипов на уровне 98-100% и показали работу логических схем и ячеек SRAM. Для отрасли это важный сигнал: рост производительности все чаще ищут не в уменьшении транзисторов, а в переходе к вертикальной интеграции.
Главная проблема монолитных 3D-чипов давно известна. Стандартное производство быстрых кремниевых транзисторов требует температур, близких к 1000 °C, а после формирования нижнего слоя схем и металлической разводки технологический потолок падает примерно до 400 °C. Иллинойсская команда обошла это ограничение переносом ультратонких монокристаллических кремниевых наномембран на уже готовые слои и их соединением при температуре не выше 200 °C.
В эксперименте каждый из трех уровней содержал по 625 транзисторов. Авторы утверждают, что электрические параметры элементов, созданных при низкой температуре, сопоставимы с характеристиками обычных транзисторов, изготовленных в высокотемпературном процессе. Следующий шаг уже не научный, а производственный: адаптировать схему под фабричные линии, где важны не только свойства отдельных транзисторов, но и повторяемость, скорость выпуска и совместимость с существующими инструментами.
Практический смысл технологии в плотности соединений. Если при традиционном 3D-стекинге отрасль чаще склеивает отдельно изготовленные пластины или кристаллы, то монолитный подход позволяет формировать слои последовательно и получать более тонкие вертикальные связи. Это сокращает длину межсоединений, снижает задержки и может уменьшить энергопотребление. Для памяти и логики, которые сегодня упираются не только в транзисторы, но и в цену передачи данных между блоками, это едва ли не важнее очередного шага техпроцесса.
Монолитные 3D-чипы и 3D-упаковка
Индустрия уже несколько лет двигается в сторону «третьего измерения», но в основном через упаковку, а не через по-настоящему монолитное наращивание кремния. Intel использует Foveros для укладки вычислительных блоков друг на друга, TSMC развивает семейство SoIC и CoWoS, а AMD вывела на рынок процессоры Ryzen X3D с 3D V-Cache. Все эти решения улучшают плотность и пропускную способность, но собираются из отдельных заранее произведенных кристаллов.
У такого подхода есть предел. Межслойные контакты и шаг соединений остаются сравнительно крупными, а сама компоновка больше напоминает очень аккуратную «этажерку» из готовых деталей, чем единый кремниевый массив. Именно поэтому отрасль давно рассматривает монолитную 3D-интеграцию как следующий рубеж. Проблема в том, что между красивой идеей и серийной линией лежит температурный барьер, который десятилетиями не удавалось обойти без потери характеристик.
Интерес к теме подогревает и экономика. По оценке Yole Intelligence, рынок advanced packaging должен превысить $80 млрд к 2028 году, и значительная часть роста связана с ИИ-ускорителями и памятью HBM, где плотность соединений стала критическим параметром. Иными словами, чипмейкеры уже платят за объемную компоновку, потому что дальнейшее уменьшение техпроцесса обходится все дороже, а выигрыш не всегда пропорционален затратам.
Поэтому участие IBM, Intel и TSMC в адаптации лабораторного процесса выглядит логично. Для всех трех компаний это не абстрактная научная тема. Intel и TSMC уже зарабатывают на 3D-упаковке, IBM традиционно работает с новыми архитектурами интеграции, а спрос со стороны ИИ-серверов делает вопрос плотности и энергопотребления коммерческим, а не академическим.
- Температура соединения слоев: до 200 °C
- Число слоев в демонстраторе: 3
- Транзисторов на слой: 625
- Выход годных чипов: 98-100%
- Продемонстрированы логика и ячейки SRAM
До промышленного применения путь еще длинный. Лабораторный результат нужно повторить на больших пластинах, проверить на более сложных схемах и встроить в производственные маршруты без резкого роста себестоимости. Ответ на главный вопрос, годится ли метод для массового выпуска, отрасль получит не раньше этапа пилотных линий. Если он пройдет успешно, следующий скачок производительности чипов может прийти не от 1-нанометровой гонки, а от числа «этажей» над уже существующим кремнием.
