CXMT планирует выпустить серверную DDR5 с ячейками 4F² до конца года

О планах компании сообщил президент Цао Каньюй, как пишет BigGo Finance. Компания намерена применить в новом продукте вертикальные транзисторы, чтобы повысить плотность размещения ячеек памяти.

Первым продуктом CXMT на архитектуре 4F² должен стать модуль DDR5 RDIMM. Такие модули используют в серверах и центрах обработки данных, где к стабильности памяти предъявляют высокие требования. Компания уже расширяет работу в этом сегменте: в сентябре генеральный менеджер CXMT Чжао Лун сообщил, что в первой половине года вклад серверных продуктов в её бизнес вырос. Параметры и цену будущего модуля компания не назвала.

В основе разработки лежит транзистор VSG с вертикальной структурой канала. По объяснению Цао Каньюя, она усиливает контроль затвора над каналом, помогая бороться с токами утечки и эффектами короткого канала. Вертикальное расположение транзисторов также позволяет уменьшить площадь, необходимую для массива ячеек, и разместить больше памяти на кристалле.

Обозначение 4F² описывает площадь одной ячейки DRAM: она равна четырём квадратам минимального размера элемента, который позволяет сформировать технология производства. Обычно ячейка состоит из транзистора и конденсатора. В распространённой сейчас архитектуре 6F² на неё приходится шесть таких квадратов, поэтому переход к 4F² открывает возможность увеличить плотность памяти. Само по себе уменьшение ячейки ещё не определяет характеристики готового серверного модуля.

Архитектура 4F² для серверной памяти CXMT

Разработка этой архитектуры требует иной конструкции устройств и производственных процессов: существующий процесс для 6F² нельзя перенести на неё без изменений. Ранние подходы к 4F² опирались на двумерные транзисторы. Изготовление массива памяти и периферийной логики при этом было связано общими условиями литографии и легирования, а итоговые решения уступали зрелой архитектуре 6F² по производительности.

Один из путей развития 4F² предполагает раздельную оптимизацию массива памяти и управляющей логики, а затем их соединение на уровне пластин. Такая схема снимает часть ограничений, которые возникают при изготовлении обеих областей в едином процессе. Среди направлений исследований CXMT также названы металлизация линий слов, формирование битовых линий и активация переходов. По словам Цао Каньюя, у компании опубликовано более 300 семейств патентов, связанных с архитектурой 4F².

Компания изучает эту архитектуру с момента основания. В 2021 году она опубликовала работу по теме 4F², а в 2023 и 2025 годах представила ещё две публикации о ходе исследований. Вывод нового модуля на рынок станет отдельным этапом: CXMT предстоит применить разработку в памяти, рассчитанной на непрерывную работу серверов.

Параллельно CXMT наращивает выпуск других видов памяти. В конце августа компания объявила о массовом производстве LPDDR6, а в сентябре сообщила, что в производство вышла её платформа DRAM пятого поколения G5. Для модуля на архитектуре 4F² CXMT обозначила срок до конца года, но точную дату выпуска не объявила.

Samsung, SK Hynix и Micron тоже работают над архитектурой 4F² или близкими трёхмерными решениями для DRAM, однако массового коммерческого выпуска таких продуктов ещё нет. Samsung, согласно опубликованным планам, ожидает серийного производства памяти с собственной реализацией 4F² в 2028 году.